本課程面向未來單片可集成十億晶體管的半導體和集成電路技術，系統介紹和研討各種最大化片上并行性和性能的技術，同時討論微電子技術和應用的發(fā)展對未來處理器和存儲器體系結構及其設計的影響和推動作用。課程內容主要包括：指令級并行性與激進的指令級并行處理器結構；線程級并行性與多處理器結構；數據級并行性與向量/SIMD/流處理器結構；多核/眾核平臺上的顯式并行編程技術；在線剖析、動態(tài)編譯與并行程序性能優(yōu)化技術；片上多處理器結構的性能評價和預測技術。